Welcome to A-Group!

本實驗室位於電機系館720B研究室,指導教授是楊清淵博士,有博士班研究生、碩士班研究生及大學部專題研究生。主要電路設計硬體研究設備有工作站與個人電腦,軟體方面則包括Cadence、Synopsys 等各種積體電路設計所需要的EDA工具,並結合「孟堯晶片中心」的設計與測試相關設備資源,研發前瞻晶片電路設計。

研究的方向與產業界的發展潮流緊密結合,以國內現有的半導體製程技術,研發高性能前瞻性類比與混合信號電路,培養優秀積體電路設計人才,提升國內在產業界與學術界的能力。目前主要研究重點為通信系統和能源管理重要電路組件,包括延遲鎖定迴路(Delay-Locked Loop, DLL)、鎖相迴路(Phase-Locked Loop, PLL)、頻率合成器(Frequency Synthesizer)、時脈產生器(Clock Generator)、時脈誤差校正電路(Clock-Deskew Buffer)、時脈與資料回復電路(Clock and Data Recovery, CDR)以及電源管理IC等類比電路相關模組。期能培育並訓練電路設計、模擬、分析、佈局、系統整合與實作量測等技能,相信對研發能力與專業技能之提昇具有莫大的助益。經由研發設計的晶片技術,除可提升系統理論分析與實作能力外,更可進一步提供產業界在積體電路的研發技術。