research_top

Introduction

                本實驗室位於電機系館720B研究室,指導教授是楊清淵博士,有博士班研究生、碩士班研究生及大學部專題研究生。主要硬體研究設備有工作站與個人電腦,軟體方面則包括CadenceSynopsys 等各種積體電路設計所需要的EDA工具。

               研究的方向與產業界的發展潮流緊密結合,以國內現有的半導體製程技術,研發高性能前瞻性類比與混合信號電路,培養優秀積體電路設計人才,提升國內在產業界與學術界的能力。目前主要研究重點為通信積體電路的重要組件,包括延遲鎖定迴路(Delay-Locked Loops, DLL) 、鎖相迴路(Phase-Locked Loops, PLL)、頻率合成器(Frequency Synthesizers)、時脈產生器(Clock Generators)、時脈誤差校正電路(Clock-Deskew Buffer)、時脈與資料回復電路(Clock and Data Recovery, CDR)、射頻積體電路(RFIC)以及類比數位轉換器 (ADC)、數位類比轉換器(DAC) 、電源管理IC和濾波器(Filter)等類比電路相關模組。期能培育並訓練電路設計、模擬、分析、佈局、系統整合與實作量測等技能,相信對研發能力與專業技能之提昇具有莫大的助益。經由研發設計的晶片技術,除可提升系統理論分析與實作能力外,更可進一步提供產業界在積體電路的研發技術。